1 低功耗设计
便携式仪器一般采取电池供电方式。使用者当然不希望经常性的充电或更换电池，所以待机时间的长短往往是使用者考虑的一个重要因素。这要求设计者采取各种方法来降低功耗。
1．1 选择低功耗的元器件
随着集成电路工艺的发展，集成电路的电源电压已呈下降趋势。运算放大器、A／D转换器及各种数字器件均广泛采用CMOS工艺。微功耗IC的工作电流已经降到几μA～几十μA，一种带基准电压源的电压比较器MAX918，工作电流仅需0．8μA，这使得功耗显著降低。作者根据自己的设计经验，提出以下几点建议：
由于低的电源电压有助于降低功耗，近年来，3．3V的低电压CMOS器件已经在设计中被广泛应用，2．5V供电的芯片也出现在较新的便携式仪器中。将来芯片的电源电压甚至还会继续下降到0．9V。
MCU（微控制器）和MPU（微处理器）往往是系统中消耗功率多的元件，尽量选择RISC芯片，因为芯片低功耗的记录大多是由RISC芯片创造的。
单电源供电可提高电源使用效率，在设计中尽量采取单电源供电的芯片，特别是运放。
显示元件可采用LCD（液晶）显示器，尽量不用根据不同的工作状态可以关闭一部分电路，特别是对大电流器件。早期有关闭功能控制的主要是电源IC，现逐步发展到运算放大器、比较器、A／D转换器等器件。在关闭状态下，IC不工作，耗电在零点几微安到几微安之间。当电路不可避免的使用大电流器件时，如红外发射器、无线通讯发射器件等，应设计使大电流的电路单元仅仅在需要其工作的短时间内工作，其余时间使其处于断电状态。设计这种电路时需考虑电路的工作响应时间。
降低系统的时钟频率。数字芯片的功耗与时钟频率有关，在权衡运行速度后，采用较低的时钟频率可以降低电流消耗。以PIC16C71低功耗单片机为例，当供电电压为5V，时钟频率为4MHz时，功耗约为10 mW；在相同的供电电压下，把时钟频率降到32 kHz时，功耗约为0．15 mW。功耗明显减少。
供电系统的设计是低功耗设计的重要方面。当一个系统采用电池供电时，设计人员必须考虑大电流消耗、工作电压范围、尺寸和重量约束、工作温度范围以及工作频率等因素。各种类型电池的工作电压互不相同，锂电池为3．0V，而镍－镉电池则可提供高达30A的电流。设计人员选择电池时必须考虑每种类型电池的所有特征。电源芯片需考虑采用效率高、体积小的芯片。
在设计阶段就应该对功能和功耗进行评估。一般说来，更多功能必然意味着更大的硬件规模、更大的功率消耗，有一些可有可无的功能应尽量缩减。
1．3 优化软件设计，充分利用睡眠方式
在大部分便携式仪器内部有MCU，MCU节省内部功耗的好方法就是进入睡眠状态。在睡眠状态下，MCU的振荡器被关闭，这可使它只消耗极小的电流，典型值为几微安数量级。可利用监视定时器或外部中断将MCU从睡眠状态唤醒。如动态心电图仪，由于人的心跳相对于MCU的时钟是很缓慢的，可以利用定时器中断，定时的将MCU唤醒，处理完成后再次进入休眠，这样可以大大降低功耗。
2 抗干扰设计
人体置身于充满电磁场的空间，恰如一个天线接收器，人体上感应有各种频率的电压，很有可能干扰便携式仪器。而且便携式仪器可能会工作在各种环境下，特别是一些针对工业用的仪表要面对电磁环境恶劣的工业现场，这时外界的干扰就更大了。
形成干扰的基本要素有3个：干扰源、传播路径和干扰耦合器件。干扰源是产生干扰的元件、设备或信号，比如雷电、电机、高频时钟等。传播路径是指从干扰源到干扰耦合器件的通路和媒质。干扰耦合器件指被干扰的对象，每个IC和传感器都有可能**扰。对便携式仪器而言，因为其所处位置的不固定性，外部干扰源是不可选择的，所以只能从降低内部干扰、消除干扰传播途径上做文章。
一般电路设计中的几个抗干扰原则依然是要遵循的。如合理分布元件，强弱信号及数字、模拟信号分块布局；尽量避免90°折线，布线器支持圆弧线的尽量用圆弧线；数字地与模拟地分离，并后接于电源地；用地线将数字区和模拟区隔离；布线时尽量减少回路环的面积，电源线和地线要尽量粗，好采用多层板设计，一层电源一层地，以降低噪声的耦合；对电源低频滤波，电路板上每个IC电源输入端并联一个0．01μF～0．1μF的高频滤波电容；对于芯片闲置的管脚，尽量不要悬空；单片机系统好使用电源监控和看门狗电路；高频器件尽可能放在电路板边缘；尽可能降低时钟频率等等。
但是也有些传统的抗干扰措施不可能应用于便携式仪器。比如对付高频辐射干扰有效的办法就是在外壳加屏蔽罩，这种措施一方面增加了体积和重量，另一方面对于有些需要与外界接触的仪器是不适用的。替代的方法是在外壳喷涂导电材料。再如，如果受板上空间的限制，不能将输入的模拟信号充分滤波，则必须用软件滤波。
多数的连接元件与电缆相连，这样就为EMI（电磁干扰）充当了不想要的天线。因此设计时应保持连接元件与高频信号源（如时钟信号）尽量远。同样易受干扰的电路，如复位或中断，也尽量远离高频信号源，并加大电容滤波。当板上没有足够的空间时，宁可将连接元件固定在外壳上。
3 ESD保护
严格的说，ESD保护也是抗干扰设计的一部分，但是鉴于ESD保护长期以来都没有引起设计人员足够的重视，以及便携器件受到静电放电（ESD）损坏的可能性非常大，现将它单独阐述。两种不导电材料的接触与分离都会引起电子的转移，因而在各物体上产生额外的电荷。当积累的静态电荷向另一个电位较低（相对地）的物体放电时，放电量的大小和放电持续时间取决于充电材料的类型和周围的环境等多种因素。所有的便携电子器件，从基本的到复杂的，都容易受到ESD的损坏。
一个值得信赖的操作员即使在正常的设备操作中也可能携带有危害的电荷。过去，ESD保护常常是根据需要事后补充到电路设计中。然而，由于半导体越来越复杂，亚微米工艺和非常细小的线宽对瞬态过压的影响也越明显，一些敏感的元件可能被低至20V的ESD电压损坏，过去所采用的传统保护方法，如火花放电器、齐纳二极管、RC网络和箝位二极管已经不再适用，因为它们会产生安全假象，甚至干扰电路的正常操作。而且，欧共体的EN61000－4－2等工业标准为所有电子产品均设定了严格的抗ESD要求。显然，一个良好的系统设计应该在电路设计的初阶段就考虑ESD对便携器件的威胁。
有几种瞬态保护装置可供选择，常用的如瞬态电压抑制器（TVS）二极管。但选择时仍应十分谨慎。如果器件选择不当，就不能发挥作用，而且还会干扰电路的正常工作。为了抑制便携系统的瞬态过程，保护装置必须具有以下特性：
•极快的响应时间；
•低的箝位电压和操作电压；
•能够处理高峰值ESD电流；
•能承受ESD的重复作用而不受破坏；
•尺寸小；
•反向漏电流小。
PCB布线是抗瞬态设计的一个重要部分，尤其是便携系统设计。保护通路中的寄生电感会产生电压尖峰，并可能超过被保护IC的损坏门限值。这在ESD或EFT（电快速瞬变脉冲群）这样的快速瞬变中尤其严重。电感负载上的电压与电流的时间变化率成正比。根据IEC1000－4－2标准，ESD所产生的瞬变可以在1ns内达到峰值。假设每英寸布线的电感是20 nH，且布线长为0．25英寸，则电压尖峰将是一个电压为50 V、电流为10A的脉冲。必须考虑所有的电感通路，包括地线回路、TVS（与被保护线之间的通路）以及连接器到TVS器件之间的通路。TVS器件应尽可能靠近连接器，以减少对附近布线的瞬态耦合。辐射还会影响电路板的其它区域，即便与连接器之间没有直接的通路。后，应避免在电路板边缘或靠近被保护布线的地方布置重要的信号线。
在外壳设计上，外壳开口和内部电路之间应留有足够长的放电距离，尽量使电路敏感部分远离开口。对于塑料外壳的产品，其中的PCB还应避免与开口附近的壳体相接触，因为ESD可使电弧沿塑料表面接入PCB。
4 减小体积尺寸
以上所述都是着重于性能方面的考虑，对于便携式仪器而言，体积和重量也是使用者很关注的方面。为了减少体积需要考虑以下几个方面的问题。
尽量使用贴片元件。目前国外生产的电子产品约90％以上采用贴片式元器件（SMD），采用表面组装技术（SMT）进行装配，而便携式电子产品则是100％采用贴片式元器件。采用贴片式集成电路组成的电子产品可以两面贴装，不仅仅是尺寸小，并且有更好的高频性能。
选择功能集成的IC。进一步缩小IC的封装尺寸是有困难的，但是可以选择将几个相关的集成电路做在同一块硅片上的IC。比如MICROCHIP公司的PIC单片机就把MPU、A／D转换器和脉宽调制等功能做到一块，利用它*可以形成一个独立单片系统。数字可编程器件如CPLD、FPGA等把以前的大量门电路集中在一块芯片上。现在更是出现了一种新的可编程SOC器件，其中集成了可编程模拟电路。这使得芯片的灵活性大大提高，SOC（systemonchip）时代越来越近了。选择功能集成的芯片对于仪器的低功耗设计也是很有好处的。
在布局布线时，在满足抗干扰性的条件下，尽量把元器件往一起挤，布线不通时尽量考虑增加线路板的层数，而不是扩大面积。另外与一般仪器不同，为了有效的利用每一寸空间，便携式仪器的线路板在设计时就应该与外壳设计人员进行沟通，在电路特性允许的情况下，布局布线和线路板形状等都尽可能的兼顾外壳设计。
5 结束语
便携式仪器虽然大多小巧玲珑，但要考虑的问题也包括了方方面面的内容。除了上述这些有着普遍意义的注意点之外，在进行设计便携式仪器时还需要结合不同的用途、特性和使用场合，发现特定研发对象的个性的注意点。另外各个注意点之间可能是矛盾的，在不可兼顾的时候，要善于找到问题的关键点，作出正确的取舍，从而设计出性能稳定、结构合理的便携式仪器，方便人们的生产生活。
